華為時隔六年再次發佈高性能芯片 到底先進在哪里？香港新聞網9月8日電 華為9月7日在廣州發佈Mate XT 2三摺叠手機，搭載最新的麒麟9050 Pro芯片，這是全球首款落地“韜定律”、採用邏輯摺叠技術的旗艦芯片，也是繼華為Mate 40系列全球發佈會之後，華為時隔近六年在旗艦發佈會上推出全新麒麟芯片。
科技日報圖片 據悉，華為Mate XT 2 非凡大師全系搭載韜定律芯片麒麟9050 Pro，搭配首發HarmonyOS 7，軟、硬、芯、雲協同，整機性能較上代提升42%。新機將於9月12日和9月23日正式開售。 據了解，麒麟9050 Pro在單芯片內將邏輯單元分層排布，如同從平層升級為複式，內部增設垂直互聯通道，好似加裝“電梯”，信號傳輸路徑更短、時延更低、性能更好。這一技術路線的核心思路，是以“時間縮微”替代傳統芯片的“幾何縮微”——不依賴EUV光刻機，依託現有DUV光刻機完成邏輯單元垂直堆叠，讓成熟制程實現對標先進制程的性能表現。 發佈會現場，華為終端BG董事長餘承東解讀了麒麟9050 Pro的靈犀CPU、馬良GPU、達芬奇架構NPU三大核心計算單元。 其中，靈犀CPU支持超線程技術，採用以用戶場景為先的架構重構。重負載場景配備1顆超大核和2顆性能核，多任務場景配備4顆高效大核，日常使用配備2顆小核。官方稱單核峰值性能提升24%，多核併發性能提升52%。馬良GPU支持硬件級光線實時追蹤，可讓計算單元和緩存翻倍，實現光線實時追蹤，渲染性能提升142%。達芬奇架構NPU採用多級存算協同優化技術，搭載端側分布式MoE（混合專家）大模型部署方案，模型總參數達到200億。 基帶方面，麒麟9050 Pro集成巴龍基帶，官方稱空口速率提升42%。散熱方面，麒麟9050 Pro採用多通路導熱封裝，配合散熱設計，以應對3D堆叠芯片的散熱需求。 根據華為半導體負責人何庭波在中科院科技論文預發佈平台ChinaXiv上發佈的論文《Huawei's τ Chip Was Supposed to Melt？》（華為韜芯片本應熔化嗎？），這一代韜定律芯片的晶體管密度從約每平方毫米1.55億個提升到2.38億個，躍升55%。"這一增幅相當於我們此前三年依靠幾何尺寸縮小所取得的成果總和。" 在相同性能下，官方稱NPU功耗下降66%，GPU功耗下降58%，CPU性能核心功耗下降41%。其中NPU尤為突出：29TOPS算力不變，頻率降63%，電壓從0.85V降至0.55V，功耗密度下降73%。 按照華為公佈的路線圖，預計到2031年，基於韜定律的高端芯片晶體管密度將達到1.4納米制程的同等水平。大約在2030年，AI芯片昇騰990將把邏輯摺叠引入AI加速器類別。到2035年，硬件集成度預計將增加超過100倍，其中τ的縮減分布在堆棧的每一層，而非集中在器件層面。 麒麟9050 Pro的發佈，標誌著華為自研旗艦芯片在經歷六年蟄伏後，正式重回旗艦發佈會的核心位置。從Mate 40系列到Mate XT 2，六年時間里華為經歷了外部限制、技術突圍、韜定律理論構建到工程化落地的完整周期。 如今，麒麟9050 Pro不僅帶著邏輯摺叠這一芯片設計範式回歸，更以“性能躍升、功耗反降”的官方實測表現，展示了華為在先進制程受限條件下，通過架構創新探索出的芯片進化路徑。 有分析認為，麒麟9050 Pro的真正意義遠遠不止性能提升這麼簡單。首先，麒麟9050 Pro敢於公開發佈，代表過去卡住中國高端芯片的關鍵不可控環節，經過中國產業鏈六年攻堅，已經取得實質性突破，全鏈條自主可控已經達成。其次，麒麟9050 Pro真正劃時代價值，不僅僅是單純性能參數提升，而是打通了一條後摩爾時代全新芯片演進路徑。第三，這次還不是完整的全片3D堆叠，只是關鍵核心電路局部立體摺叠，但是這條技術道路已經被成功走通。第四，麒麟9050 Pro核心計算單元自研技術含量非常高，靈犀CPU、馬良GPU、達芬奇NPU、巴龍基帶全面實現能力突破，軟硬協同釋放全部潛力。據此，從跟隨摩爾定律，到開闢“韜定律”的全新賽道，麒麟芯片已經站到全新的起點。（完） 【編輯：紀東】
|
